This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

高電圧パルス発生回路発明の背景

発 明 の 分 野

[0001]

本発明は、半導体スイッチを用いて極めて幅が狭い高電圧・大電流のバルスを 発生させる高電圧パルス発生回路に関するものである。

関連技術の説明

[0002]

例えば、プラズマを発生させるために急峻に立上がり、かつ、数 k V から数十 k V の高電圧で極めて幅が狭い(50 ナノ秒までの要求がある)パルスを生成して 負荷である反応器と称する放電ギャップで放電させる必要がある。

[0003]

図1は従来の高電圧パルス発生回路の基本的な概念を示す図で、出力すべき高電圧パルスの波高値に等しい高電圧を有する直流電源1は、充電抵抗2を介して、パルス・エネルギーを供給するキャパシタ3に接続されており、このキャパシタ3は、スイッチ4を経て負荷(放電部分)5に接続されている。キャパシタ3が充電された後、スイッチ4がオンとなると、キャパシタ3から負荷へエネルギーが移行されるように構成されている。

[0004]

スイッチ4のオンによりキャパシタ3より流れる放電電流の経路に存在するインダクタンスはインダクタ6としてまとめて示してある。負荷5は放電ギャップよりなるが、一般的に容量性であり、便宜的に放電ギャップとは別に、このキャパシティブ要素をキャパシタ7として放電ギャップと並列に接続して表す。スイッチ4のオンによりこのキャパシタ7を充電する電流が流れるが、この電流が大きく、かつ、急峻に立上がるほど出り電圧であるこのキャパシタ7間に現れる電圧の立上りも急峻となり、好ましいパルスの発生が行なわれる。しかし、実際の回路においてはスイッチ4にはスイッチング時間があり、理想的に瞬時に導通状態とならないこと、および回路に少なからず存在するインダクタンス6により、出力電圧の立上りが遅くなり、急噯、かつ幅の狭いパルスの発生には限界がある。

[0005]

これを解決する手段として従来使用されている。例として可飽和飲心を用いた 磁気圧縮回路があり、これを図2に示す。図2に示す素子において、図1に示す 素子と同様の役割をするものには、図1で用いたのと同一記号で示し、その説明 は省略する。スイッチ4と負荷5との間に可飽和リアクトル8-1、8-2および8-3 を直列に接続し、これら可飽和リアクトルの接続点と直流電源1の負端子との間 にキャバシタ3-2および3-3を接続し、さらに負荷5と並列に可飽和リアクトル 8を接続したものである。

[0006]

可飽和リアクトルは、飽和するまではインダクタンスが非常に大きく、電圧時間積が所定の値に達すると使用している鉄心が飽和し、急激に低インダクタンスとなるものである。詳細な説明は省略するが、飽和時のインダクタンスを可飽和リアクトル 8-1、8-2、8-3、8の順で小さくなるように設定し、また、キャパシタ3-1、3-2、3-3の容量を同じに設定する。スイッチ4を閉じた後、時刻 t_0 において可飽和リアクトル 8-1が飽和した後にキャパシタ 3-2、3-3 および7間にそれぞれ現れる電圧パルス v1、v2、v3 は、図 3 に示すように時間軸上で順次に圧縮される。すなわち、キャパシタ 3 2 間に現れる電圧パルス v1 は時刻 t_0 から上昇し始め、時間 T_1 が経過したときにピークとなり、この時に可飽和リアクトル 8-2 が飽和するようにセットしておけば、この時からキャパシタ 8-3 間に現れる電圧パルス v2 が上昇し始め、時間 T_1 よりも短い時間 T_2 後にピークに達し、この時に可飽和リアクトル 8-3 が飽和するようにセットしておけば、この時からキャパシタ 7 間に現れる電圧パルス v3 が上昇し始め、時間 T_2 よりも短い時間 T_3 後にピークに達する。このようにして、負荷 5 間に所望の急峻で幅の狭い高電圧パルス v3 を得ることができる。

[0007]

図2に示すように可飽和リアクトルを用いた従来の高電圧バルス発生回路は構成が複雑で、かつ、使用する全部品に高電圧が印加されるために、特殊な部品を必要としたり、絶縁距離を大きく取る必要があり、また、直流電源1は高電圧を出力するものが必要とされる等のこともあり装置が大型化および高コスト化する

不具合があった。

[8000]

また、従来高電圧パルス発生回路においては、スイッチ4には真空管の一種であるサイラトロンが使用されてきたが、スイッチング速度が非常に速く、高電圧で使用できるため1個のスイッチで良く、したがってスイッチ自身のインダクタンスが小さい利点を有するものの、次に述べるような問題がある。

- (1) 高い繰返し周波数での動作ができない。
- (2) 自己ターンオフが不可能であるため回路構成に制約がある。
- (3) 寿命が短く、メンテナンスが面倒であり、コストが嵩む。
- (4) ヒーク回路やガスコントロールが必要であり、構成が複雑である。
- (5) ジッタやミス点弧による動作不良がある。

[0009]

一方、近年半導体スイッチがパワーエレクトロニクスとともに発展してきており、高電圧・大電流で高速のターンオン・ターンオフ・スイッチングが可能なものが出現しつつある。しかしながら、サイラトロンに直接置換えるには耐電圧が大きく不足しているので、多数の半導体スイッチを直列に接続して1つのスイッチとし、各スイッチに回路電圧を分担するようにせざるを得ない。しかし、直列接続された多数の半導体スイッチを精度良く同時にターンオンさせるためには、特別に配慮されたゲート駆動回路を必要とし、かつ、ゲート駆動回路相互間にも高電圧が印加されるため、ゲート電源およびゲート制御信号も互いに絶縁されたものを用意しなければならず、従来のサイフトロンを使用していた回路で単にサイフトロンを多数の半導体スイッチの直列回路に置換えただけでは余り利点が無い場合が多い。

[0010]

上述したように従来の高電圧パルス発生回路においては、高電圧の直流電源を必要とし、回路部品の全てに高電圧が印加されると共に、スイッチ素子のスイッチング速度や回路のインダクタンスにより幅の狭いパルスを直接出力できないため磁気圧縮回路を必要とするので、装置が大型となり、コストも高くなっていた。

発明の概要

[0011]

本発明の目的は従来の高電圧パルス発生回路では弊害となっていたインダクタンスを有効に利用して、急峻で幅の狭い高電圧パルスを、磁気圧縮回路などを用いずに直接出力できる簡単な構成で低コストの高電圧パルス発生回路を提供しようとするものである。

[0012]

本発明の他の目的は、スイッチ素子として、かなりの低電圧でも許容でさる面 流電源で動作し、ターンオン可能な半導体スイッチを用いて、急峻で幅の狭い高 電圧パルスを出力できる高電圧パルス発生回路を提供しようとするものである。

[0013]

本発明による極幅狭高電圧パルス発生回路は、

第1 および第2の出力端子を有する直流電源と、

一端がこの直流電源の第1の出力端子に接続された第1のスイッチと、

この第1のスイッチの他端と前記直流電源の第2の出力端子との間に接続されたフリーホィールダイオードを含む分岐配線と、

このフリーホィールダイオードと並列に接続されたインダクタおよび第2のス イッチより成る直列回路と、

を具え、前記第1および第2のスイッチをオンとして前記インダクタに磁気エネルギーを密えた後に、第1および第2のスイッチをターンオフして、前記インダクタに密えたエネルギーを、前記第2のスイッチの両端に接続された負荷へ転流するように構成したものである。

[0014]

このような本発明による高電圧パルス発生回路においては、前記第1および第2のスイッチを半導体スイッチで構成することができるが、この場合には第1および第2の半導体スイッチを介して低電圧の直流電源電圧をインダクタに印加し、電流を立上げてインダクタに所要の磁気エネルギーを蓄えた後に、第1および第2の半導体スイッチをターンオフさせることにより、この磁気エネルギーを低インダクタンス回路の負荷キャパシタに転流し、これを急速に充電させることで約

・ して高電圧の幅級のパルスを発生させることができる。

[0015]

本発明による高電圧パルス発生回路の好遊な実施例においては、前記第1のスイッチを低耐電圧の半導体スイッチで構成し、前記第2のスイッチを出力パルス電圧の大きさに応じて決められる個数の高耐電圧の半導体スイッチを直列接続した半導体スイッチ直列回路で構成し、この半導体スイッチ直列回路の半導体スイッチ直列回路の半導体スイッチの個数に等しい鉄心を設け、これらの鉄心を負通する1次巻線を前記フリーホィールダイオードと直列に接続し、前記半導体スイッチ面列回路の各半導体スイッチのゲートおよびカソード端子に接続された2次巻線を前記鉄心にそれぞれ通す。この場合、前記第2のスイッチを構成する半導体スイッチ直列回路の各半等体スイッチを整置誘導サイリスタで構成する半導体スイッチ直列回路の各半等体スイッチを整置誘導サイリスタで構成するのが特に好適であるが、絶縁ゲートパイポーラトランジスタ(ICBT)などのターンオフ可能な他の半導体スイッチで構成することもできる。

[0016]

また本発明による高電圧パルス発生回路においては、前配第2のスイッチをターンオフし、負荷へエネルギーを開放した後に第2のスイッチを再度、極短時間ターンオンさせるように構成するのが好適である。また、前記第1および第2のスイッチをほぼ同時にターンオフするように構成したり、異なるタイミングでターンオフするように構成したりすることができる。

図面の簡単な説明

図1は、従来の高額圧パルス発生回路の基本的な構成を示す回路図;

図 2 は、磁気圧縮回路を有する従来の高電圧パルス発生回路の構成を示す回路 図;

図 3 は、図 2 に示す従来の商電圧パルス発生回路の動作を説明する波形図;

図4は、本発明による高電圧パルス発生回路の基本的な構成を有する第1の実施例を示す回路図;

図5A~5Hは、図4に示す木発明の高電圧パルス発生回路の動作を説明する ための変形図;

図6は、本発明による高電圧パルス発生回路の第2の実施例を示す回路図:

図7は、本発明による高電圧パルス発生回路の第3の実施例を示す回路図;

図8は、木発明による高電圧パルス発生回路の第4の実施例を示す回路図;そ して

図 9 は、本発明による高電圧パルス発生回路の第 5 の実施例を示す回路図である。

好 適 実 施 例 の 説 明

[0017]

図4は、本発明による高地圧バルス発生回路の第1の表施例を示すものであるが、これは本発明の基本的な構成を示すものである。発生すべき出力高電圧バルスの電圧波离値に全く関係無く選択することができる低圧の直流電源 11 の正出力端子を、オン・オフ可能な低耐電圧の第1のスイッチ 12、磁気エネルギ 蓄積用インダクタ 16 およびオン・オフ可能な高耐電圧の第2のスイッチ 14の直列回路を経て直流電源 11の負出力端子に接続する。オン・オフ可能な第1のスイッチ 12 は、インダクタ 16 に対して磁気エネルギーの供給および停止を行うものであり、一般に低耐電圧のもので構成することができる。一方、オン・オフ可能な第2のスイッチ 12 は、インダクタ 16 に対して磁気エネルギーの供給および開放を行うものであり、出力高電圧パルスの波高電圧が印加されるため、高耐電圧スイッチで構成する。

[0018]

さらに、前記第1のスイッチ 12 とインタクタ 16 との接続点と、前記直流電源 11 の負出力端子との間には、フリーホィールダイオード 13 を含む分岐配線を接続する。このフリーホィールダイオード 13 には、出力高電圧パルスの液高電圧が印加されないので低耐電圧のもので良い。第2のスイッチ 14 と並列に負荷 15、例えばプラズマ発生用の反応器に設けられた放電ギャップを接続する。図4においても、この容量性負荷 15 のキャパンタンスを表すキャパシタ 17 を負荷と並列に接続して示す。

[0019]

次に、図4に示した本発明による高電圧パルス発生回路の動作を図5を参照して説明する。図5Aは第1のスイッチ 12のオン・オフ動作、図5Bは第2のスイッチ 14のオン・オフ動作、図5Cは第1のスイッチ 12を流れる電流 i_{swi} 、図

[0020]

[0021]

[0022]

共振電流iは.

 $i = I_P \cos \omega t$

(1)

で与えられ、キャパシタ 17 の電圧 vc は、

$$vc = \frac{I_P}{\omega C} \sin \omega t = V_P \sin \omega t \tag{2}$$

ここで、

$$\omega = \frac{1}{\sqrt{LC}} - \frac{\pi}{2T_1} \tag{3}$$

で与えられる。通常、出力パルスの放形は負荷 15 に応じて要求されるものである。つまり負荷 15 に印加される出力電圧 vc のピーク値 V_p (これが放電開始電圧となるのが望ましい) および時刻 L_1 からピークまで達する時間 T_1 (第2の動作モード II の期間) は与えられ、キャパシタ 17 のキャパシタンス C も負荷 15 で決まるものである。また、直流電源 II の出力電圧 E も自由に選べるのでシステムに合った電圧 E として決めることができる。

[0023]

したがって、上述した式(1)~式(3)より Lおよび I_p はそれぞれ次式(4)、式(5)で求められる。

$$L = \frac{1}{C} \left[\frac{2T_1}{\pi} \right]^2 \tag{4}$$

$$I_{P} = \frac{\pi C V_{P}}{2T_{s}} \tag{5}$$

また、電流 $\mathbf{I}_{\mathbf{P}}$ を磁気エネルギー蓄積用インダクタ $\mathbf{16}$ に流すためには第 $\mathbf{1}$ および $\mathbf{3}$ 第 $\mathbf{2}$ のスイッチ $\mathbf{12}$ および $\mathbf{14}$ が同時に導通している時間 $\mathbf{T}_{\mathbf{0}}$ を、

$$T_{0} = \frac{L I_{P}}{E} = \frac{2V_{P} T_{1}}{\pi E} \tag{6}$$

となるようにすれば所望の極めて幅の狭い高電圧パルスを出力できることが分かる。つまり、第1 および第2 のスイッチ 12 および 14 が同時に導通する時間 T。 を制御することにより、出力電圧パルスの立ち上がり部分の幅 T, を変化させずに 出力パルスの波离値を自由に変えることができる。

[0024]

出力電圧 vc がピークとなる時刻 12で負荷 15 で放電が開始されてモード皿とするのが 1 番効率の良い動作となるが、放電は温度、湿度および気体の条件により

非常に複雑な現象となり、定量的な説明が困難なため詳細な説明は省略する。しかし、放電による出力電圧 vc の電圧降下が緩慢であると放電物理現象的に不都合な場合が多く、時刻 lg で第2のスイッチ 14 をターンオンして出力電圧 vc を強制的にゼロとするモードIVを設けるのが好適である。

[0025]

このような本発明による高電圧パルス発生回路ではターンオフ機能の無いサイラトロンに代えてターンオフ機能のある半導体スイッチを有効に使用し、極めて簡単な回路構成で、低価格で小型の低電圧直流電源から極めて幅の狭い高電圧パルスを発生させることができる。また、第2のスイッチ14を含む回路部分のインダクタンス成分は原理的に出カパルス発生に影響を与えないことも本発明の回路の特徴である。

[0026]

図6は、本発明による高電圧パルス発生回路の第2の実施例の詳細な構成を示すものである。図6において、図4と同符号のものは同じ動作をするものである。 直流電源 21 に、インダクタ 22 およびキャパシタ 23 より成る直流平滑回路を接続し、直流電源の高周波インピーダンスを充分に低くし、パルス電流を円滑に供給できるようにする。図4の第1のスイッチ 12 として、本例ではパワー MOSFET24 を設ける。このパワーMOSFET24 は、前述のように低耐電圧のもので良く、これに流れる電流のピーク値 1_P の大きさに応じて複数のパワーMOSFET を並列接続したもので構成しても良い。図4の第2のスイッチ 14 として、直列接続した複数の静電誘導サイリスタ $25-1\sim25-4$ を設ける。これら複数の静電誘導サイリスタ $25-1\sim25-4$ の全体を符号 25 で示す。直列した複数の静電誘導サイリスタ $25-1\sim25-4$ の個数は、出力パルスの液高値 V_P と各帯電誘導サイリスタの耐電圧に応じて決り、本例では 4 個の静電誘導サイリスタ $25-1\sim26-4$ を設けている。

[0027]

前述したように、複数の可制御半導体スイッチ、本例では4個の静電誘導サイリスタ 25-1~25-4 を直列接続した場合、各半導体スイッチにそれぞれ独立したゲート駆動回路を必要とし、各ゲート駆動回路間には高電圧(最大でV_p)が印加さ

れるためゲート駆動回路に与える電源電圧および制御信号ともに相互間で高耐圧 絶縁を必要とし、装置の大型化、高コスト化および信頼性の低下を招くことにな る。また、各半導体スイッチに均等に電圧が分圧されるようにするため、急峻に 各半導体スイッチをターンオンおよびターンオフさせる必要があり、各半導体ス イッチに加えるゲート信号を非常に特度良く同時に加えねばならず高度な技術が 要求される。

[0028]

本例ではこのような課題を解決するために、個々に動作するゲート駆動回路を設けない方法を取り入れている。すなわち、本実施例では静電誘導サイリスタ 25-1~25-4 の個数に等しい個数の鉄心 26-1~26-4 を設け、フリーホィールダイオード 13 を含む分岐配線より成る 1 次巻線 27 を鉄心 26-1~26-4 に貫通させると共に、各静電誘導サイリスタ 25-1~25-4 のゲートーカソード間に接続された 2 次巻線 28-1~28-4 をそれぞれ鉄心 26-1~26-4 に貫通させる。このようにして 1 ターンの 1 次巻線 27 を共通に設けると共に 1 ターンの 2 次巻線 28-1~28-4 を個別に設ける。

[0029]

次に上述した第2の実施例の動作を図5を参照して説明する。時刻もでパワーMOSFET24がターンオンすると、直流平滑回路のキャパシタ 23から、パワーMOSFET24および鉄心 26-1~26-4を経てキャパシタ 29および抵抗 30の並列回路に電流が流れる。ここでキャパシタ 29はスピードアップキャパシタの役割をし、パワーMOSFET24のターンオン直後に大きな電流が流れるように作用し、抵抗 30は継続的な電流を流すように作用する。1対1に結合された各鉄心 26-1~26-4の2次巻線 28-1~28-4には1次巻線 27を流れる電流による磁車を打消すように同じ量の電流が流れ、これが静電誘導サイリスタ 25・1~25-4 の各々のオンゲート電流となり、これらの静電誘導サイリスタ 25・1~25-4 の各々のオンゲート電流となり、これらの静電誘導サイリスタ 25・1~25-4 の各々のオンゲート電流となり、これらの静電誘導サイリスタ 25・1~25-4 できる。このようにしてパリーMOSFET24と静電誘導サイリスタ 25(25・1~25-4 をまとめたもの)が夢涌し、磁気エネルギー蓄積用インダクタ 16 に電流が流れ始める。その後の回路の動作は第1の実施例の場合と全く同じとなる。ここで、磁気エネルギー蓄積用インダクタ 16 の電流の立上がりは早くないので静電

誘導サイリスタ 25-1~25-4 のターンオンを急速に行う必要が無いため、必ずしも キャパシタ 29 を必要とせず、抵抗 30 のみを設けても良い。

[0030]

しかしながら、第2の半導体スイッチを構成する静電誘導サイリスタ 25 のタ ーンオフの動作は、第1の実施例とは以下説明するように異なっている。磁気エ ネルギー蓄積用インダクタ 16 を流れる電流が たに達した時刻 ちで第1の半導体 スイッチを桁成するパリーMOSFET24をターンオフすると、磁気エネルギー蓄 横用インダクタ 16 に流れていた電流はフリーホィールダイオード 13 を含む分岐 回路に転流する。この電流は鉄心 26-1~26-4 を貫通する 1 次巻線 27 に流れ、こ れによる磁束を打消すように 2 次巻線 28-1~28-4 側には同じ電流が流れるが、 この電流が各々の静電誘導サイリスタ 25-1~25-4 のゲートターンオフ電流とな り、これらの擀電誘導サイリスタ 2.5 1~2.5-4 を同時にターンオフさせる。ここで、 第2の半導体スイッチとして使用する静電誘導サイリスタ 25.1~25-4 は比較的 高電圧耐量があり、かつ高速でターンオンおよびターンオフが可能なスイッチデ パイスである。特に、IGBTのような電圧駆動デバイスではなく、電流駆動デ バイスであり、ターンオン、ターンオフゲート電流が大きいほどターンオン、タ ーンオフ速度が速くなり、パルスパワー応用のように高速度が要求される回路に 使用するのに最適であり、さらにターンオフ利得(=ターンオフすべきアノード 電流/ゲートターンオフ電流)が小さいほど、半導体人イッチのターンオフ時の ストーレージ時間を短縮し、フォール時間も短縮でさるため、第2の実施例のよ ゥにアノード電流がゲートターンオフ電流と等しく、ターンオフ利得が 1 となる ような場合には特に最適である。

[0031]

上述した第2の実施例においては第2の半導体スイッチを構成する値列接続された複数の静電誘導サイリスタ 25-1~26-4 の各々のゲートターンオンよびターンオフ電流ともに全く同一のものが流れ、かつ、大きな電流を流すことが可能であるため、各部電誘導サイリスタ 25-1~25-4 を時間のバラツキのない同時高速ターンオン、ターンオフを信頼性良く行うことをゲート駆動用電源および独立したゲート信号を必要とせずに実現でさる。

[0032]

1 F 1 C

また、第1および第2の実施例で負荷 15 が放電を開始した後の適切な時刻 ta において再度第2の半導体スイッチ 14; 25 をターンオンさせ、キャパシタ 17 を 急放電させることもできる。これは負荷 15 の放電規象等によりキャバシタ 17 が 放電するが、放電インピーダンスが高く放電によるキャパシタ 17 の電圧の低下 が緩慢になり、放電の物理的現象に好ましくない影響を与えるような場合には有 効な手段となる。このように第2の半導体スイッチ 14; 25 を再度ターンオンさせる方法の一つとして、図5 Bにおいて破線で示すように第2の半導体スイッチを短時間の間だけターンオンさせることが可能であるが、このように構成すると、 出力パルス電圧 vc を図5 Hにむいて破線で示すように直ちに零電圧とすることができる。

[0033]

第2の実施例では第1の半導体スイッチとしてパワー MOSFET24を用い、第2の半導体スイッチとして静電誘導サイリスタ25-1~25-4を用いたが、これに限定されるものではなく、他の形式のトランジスタやIGBT(第2の半導体スイッチとして使用する場合には、電圧駆動素子でかつゲートーエミッタ間電圧に制限があるためこれに対する考慮が必要となる)などの半導体スイッチを用いることもできる。また、第2の実施例では第2の半導体スイッチを4個の静電誘導サイリスタ25-1~25-4の直列接続回路で構成したが、この個数は出力パルスの被高値によって決るものであり、必要に応じて変るものであることおよび負荷について容量件の放電回路にて説明したがこれに限定されるものではないことは言うまでもない。さらに、第1のスイッチ12および磁気エネルギー蓄積用インダクタ16について電源の正出力端子に接続した場合で説明したが、図7に示すように双方とも電源の負出力端子に接続しても同様の作用をすることは言うまでもない。或いはまた、第1のスイッチ12および磁気エネルギー蓄積用インダクタ16の何れか一方を電源の負出力端子に接続することもできる。

[0034]

図8は、第1のスイッチ12を直流電源11の正出力端子に接続し、磁気エネルギー蓄積用インダクタ16を直流電源11の負出力端子に接続した本発明による高

電圧パルス発生回路の第4の実施例を示すものである。

[0035]

図 9 は、第 1 のスイッチ 12 を直流電源 11 の負出力端子に接続し、磁気エネルギー蓄積用インダクタ 16 を直流電源 11 の正出力端子に接続した本発明による高電圧パルス発生回路の第 5 の実施例を示すものである。

[0036]

上述した本発明の第2~第5の実施例によれば、第1および第2のスイッチに 半導体スイッチを用いて、振幅が数k V から数 | k V で、パルス幅が数十~数百 ラノ秒の高電圧パルスを発生させることができる。

<u>クレーム</u>

1. 第1および第2の出力端子を有する直流電源と、

端がこの直流電源の第1の出力端子に接続された第1のスイッチと、

この第1のスイッチの他端と前記直流電源の第2の出力端子との間に接続されたフリーホィールダイオードを含む分岐配線と、

このフリーホィールダイオードと並列に接続されたインダクタおよび第2の人 イッチより成る直列回路と、

を具え、前記第1および第2のスイッチをオンとして前記インダクタに磁気エネルギーを蓄えた後に、第1および第2のスイッチをターンオフして、前記インダクタに蓄えたエネルギーを、前記第2のスイッチの両端に接続された負荷へ転流するように構成した高電圧パルス発生回路。

- 2. 前記第1および第2のスイッチを少なくともターンオフ可能な 半導体スイッチで構成したクレーム1に記載の高電圧パルス発生回路。
- 3. 前記第1および第2のスイッチをターンオンおよびターンオフ 可能な半導体スイッチで構成したクレーム2に記載の高電圧パルス発生回路。
- 4. 前記第1のスイッチを低耐電圧の半導体スイッチで構成し、前記第2のスイッチを出力パルス電圧の大きさに応じて決められる個数の高耐電圧の半導体スイッチを直列接続した半導体スイッチ直列回路で構成し、この半導体スイッチ直列回路の半導体スイッチの個数に等しい鉄心を設け、これらの鉄心を貫通する1次巻線を前記ノリーホィールダイオードと直列に接続し、前配半導体スイッチ直列回路の各半導体スイッチのゲートおよびカソード端子に接続された2次巻線を前記鉄心にそれぞれ通したクレーム3に記載の高電圧パルス発生回路。
- 5. 前記第2のスイッチを構成する半導体スイッチ直列回路の各半 等体スイッチを静電誘導サイリスタで構成した請求項4に記載の高電圧パルス発 生回路。
- 6. 前記1次巻線および2次巻線を,前記鉄心にそれぞれ1ターンだけ各回したクレーム5に記載の高電圧パルス発生回路。
- 7. 前記第1のスイッチを構成する低耐電圧の半導体スイッチをパワーMOSFETで構成したクレーム5に記載の高電圧パルス発生回路。

- 8. 前記第2のスイッチをターンオフし、負荷へエネルギーを開放した後に第2のスイッチを再度ターンオンさせるように構成したクレーム1に記載の高電圧パルス発生回路。
- 9. 前記第2のスイッチをターンオフし、負荷へエネルギーを開放した後に第2のスイッチを再度短時間ターンオンさせるように構成したクレーム8に記載の高電圧パルス発生回路。
- 10. 前記第1および第2のスイッチをほぼ同時にターンオフするように構成したクレーム1に記載の高電圧パルス発生回路。
- 11. 前記第1のスイッチをターンオフした直後に、前記第2のスイッチをターンオフするように構成したクレーム1に記載の高電圧パルス発生回路。
- 12. 前記フリーホィールダイオードと並列に、キャパシタおよび抵抗の並列回路を接続したクレーム1に記載の高電圧パルス発生回路。
- 13. 前記フリーホィールダイオードと並列に、抵抗を接続したクレーム1に記載の高電圧パルス発生回路。
- 14. 前記負荷を、プラズマ発生用反応器に設けられた放電ギャップとしたクレーム1に記載の高電圧パルス発生回路。



低電圧の直流電源の一方の出力端了を、低耐圧の第1のスイッチ、磁気エネルギー蓄積用のインダクタおよび高耐圧の第2のスイッチより成る直列回路を経て 直流電源の他方の出力端子に接続し、前記第1のスイッチとインダクタとの接続 点と前記直流電源の他方の出力端子との間にフリーホィールダイオードを含む分 岐配線を接続し、前記第1および第2のスイッチをオンとして前記インダクタに 磁気エネルギーを蓄えた後に、第1および第2のスイッチをターンオフして、前 記インダクタに蓄えたエネルギーを、前記第2のスイッチの両端に接続された容 量性負荷へ転流し、これを急速に充電させて、磁気圧縮回路などの複雑で高価な 手段を用いることなく、極めて幅が狭い高電圧パルスを発生できる構成が簡単で、 価格が安価な高電圧パルス発生回路。